基于低成本FPGA的深度卷積神經網絡加速器設計

摘要： 現有的深度卷積神經網絡在推理過程中產生大量的層間特征數據。為了在嵌入式系統中保持實時處理，需要大量的片上存儲來緩存層間特征映射。本文提出了一種層間特征壓縮技術，以顯著降低片外存儲器訪問帶寬。此外，本文針對FPGA中BRAM的特點提出了一種通用性的卷積計算方案，并從電路層面做出了優化，既減少了訪存次數又提高了DSP的計算效率，從而大幅提高了計算速度。與CPU運行MobileNet... （共7頁）